ETRI-Knowledge Sharing Plaform

ENGLISH
기술이전 검색
연도 ~ 이전수 키워드

상세정보

3 / 1,160 이전 다음
목록

BGR/LDO 회로 IP 기술

전수책임자
구본태
참여자
구본태, 박경환, 백영석, 이자열
기술이전수
1
이전연도
2021
협약과제
20HS2100, 비가시, 붕괴잔해물/벽을 투과하여 인명탐지 및 구조자 안전 확보를 위한 개인 휴대/부착형 인명탐지 센서 및 시스템 개발, 구본태
센서칩 설계에서 온도변화 또는 노이즈가 있는 전원이 인가되어도 일정한 전압원을 생성하는 BGR/LDO IP 설계는 필수 요소 기술이다. 기술이전업체에서는 RF 칩 설계에 필요한 범용 BGR/LDO IP를 요구하고 있다.
센서칩 설계에서 온도변화 또는 노이즈가 있는 전원이 인가되어도 일정한 전압원을 생성하는 BGR/LDO IP 설계는 필수 요소 기술이다. 기술이전업체에서는 RF 칩 설계에 필요한 범용 BGR/LDO IP를 요구하고 있다. RF 반도체 회로에는 반드시 들어가야하는 필수 회로가 된다.
. BGR/LDO 회로 IP 기술
- 온도를 -40℃ ~ +100℃ 사이에서 가변할 때 평균 150ppm 이하의 온도계수를 나타낸다.
- 전원공급 장치의 전압을 2.3V ~ 4.0V로 가변할 때 10mV/V 이하의 line sensitivity를 나타낸다.
- 입력전압을 2.0V~4.5V 인가했을 때 1V이하의 기준전압(VREF) 제공
- 전원공급 전압이 2.5V일 때, BGR에서 약 33㎂를 LDO 입력에 공급
- TSMC 40nm GP 공정
센서칩 설계에서 온도변화 또는 노이즈가 있는 전원이 인가되어도 일정한 전압원을 생성하는 BGR/LDO IP 설계는 필수 요소 기술이다.
기술이전내용은 TSMC 40nm GP공정의 BGR/ LDO 회로 IP 설계 기술을 이전한다.

기술명: BGR/LDO 회로 IP 기술
- BGR(bandgap reference)기준전압 및 전류원 회로 IP 기술
.동적 바이어스된 에러 오프엠프
.저전압 발생회로
- LDO(low-dropout voltage regulator) 전압원 회로 IP 기술
.저전력 에러 오프엠프
.디지털 제어할 수 있는 전압튜닝회로

기술명 : BGR/LDO 회로 IP 기술
- 기준전압발생기(BGR)회로도 및 레이아웃
. 입력전압을 2.0V~4.5V 인가했을 때 1V이하의 기준전압(VREF) 제공
. IP 레이아웃 사이즈 : 150x200um2 @TSMC 40nm GP공정
- 전압레귤레이터(LDO) 회로도 및 레이아웃
. 입력전압 2.5V에서 BGR의 출력 전류가 LDO로 33㎂입력 제공되고 LDO 출력전압 1.6~1.7V 범위
. IP 레이아웃 사이즈 : 250x250um2 @TSMC 40nm GP공정

- 기술 문서
. 사용설명서
. 성능평가 시험절차서 및 결과서
센서칩 설계에서 온도변화 또는 노이즈가 있는 전원이 인가되어도 일정한 전압원을 생성하는 BGR/LDO IP 설계는 필수 요소 기술이다. 모든 RF 응용제품의 RF칩 설계에 필요한 범용 BGR/LDO IP로 활용될 것으로 기대 됨