ETRI-Knowledge Sharing Plaform

ENGLISH

성과물

논문 검색
구분 SCI
연도 ~ 키워드

상세정보

학술지 Full-pipelined CTR-AES를 이용한 Giga-bit 보안 모듈 설계
Cited - time in scopus Download 0 time Share share facebook twitter linkedin kakaostory
저자
T.Q. Vinh, 박주현, 김영철, 김광옥
발행일
200806
출처
한국해양정보통신학회논문지, v.12 no.6, pp.1026-1031
ISSN
1226-6981
출판사
한국해양정보통신학회
협약과제
08ZT1100, 광가입자망(FTTH)서비스 개발 실험사업, 고재상
초록
현재 가정과 소규모 사업장에서 재정적인 변화와 개인 커뮤니케이션 그리고 원격의료에 이르기까지 점점 GPON 사용이 일반화 되어가고 있다. 이러한 PON의 다중사용 때문에 개인정보 보호와 커뮤니케이션 보호를 위한 보안의 필요성이 더더욱 커지고 있다. 이를 위해 이 논문에서는 Virtex4 FPGA를 기반으로 AES의 카운터 모드를 구현하였다. 본 논문에서 구현된 구조는 pipeline 구조 구현을 위하여 크게 세 가지 특징을 가지고 있는데 1) composite filed 연산을 이용한 Subbyte, 2) efficient MixColumn transformation, 그리고 3)on-the-fly key scheduling이다. 구현된 S-box는 면적의 17% 감소와 on-the-fly key 스케줄링 기법으로 pipeline 구조에 특화된 key-expander 기능을 구현하였다.
KSP 제안 키워드
on-the-fly