ETRI-Knowledge Sharing Plaform

ENGLISH

성과물

논문 검색
구분 SCI
연도 ~ 키워드

상세정보

학술지 USN 센서 노드용 5.0㎓ 광대역 RF 주파수 합성기의 설계
Cited - time in scopus Download 0 time Share share facebook twitter linkedin kakaostory
저자
강호용, 김내수, 채상훈
발행일
200811
출처
전자공학회논문지 CI, v.45 no.6, pp.87-93
ISSN
1229-6376
출판사
대한전자공학회 (IEEK)
협약과제
08MC3300, RFID/USN용 센서 태그 및 센서 노드 기술 개발, 표철식
초록
IEEE802.15.4 체계의 USN 센서노드 무선통신부에 내장하기 위한 5.0GHz 광대역 RF 주파수 합성기를 0.18㎛ 실리콘 CMOS 기술을 이용하여 설계하였다. 고속 저잡음 특성을 얻기 위하여 VCO, 프리스케일러, 1/N 분주기, Σ-Δ 모듈레이터 분수형 분주기, PLL 공통 회로 등의 설계 최적화에 중점을 두고 설계하였으며, 특히 VCO는 N-P MOS 코어 구조 및 12단 캡 뱅크를 적용하여 고속 저전력 및 광대역 튜닝 범위를 확보하였다. 설계된 칩의 크기는 1.1*0.7㎟이며, IP로 활용하기 위한 코어 부분의 크기는 1.0*0.4㎟이다. 2가지 종류의 주파수합성기를 설계한 다음 모의실험을 통하여 비교 분석해 본 결과 일부 특성만 개선한다면 IP로써 사용하는데 문제가 없을 것으로 나타났다.