상세정보
학술대회
Design of new DSP instructions and their hardware architecture for high-speed FFT
- 발행일
- 200109
- 출처
- Workshop on Signal Processing Systems (SIPS) 2001, pp.80-90
- 협약과제
- 01MC2600, 인터넷 서버용 차세대 클러스터 연결망 기술개발, 김용연
- 초록
- 본 논문은 고속의 FFT 연산을 위한 DSP(Digital Signal Processor) 명령어와 그 하드웨어 구조를 제안한다. 제안된 명령어는 MAC 연산에 의존하는 기존의 DSP 칩과는 다른 새로운 연산 과정을 수행한다. 본 논문은 새로운 명령어의 원활한 수행을 위한 데이터 연산 유닛(Data Processing Unit : DPU)의 하드웨어 구조를 제안한다. 제안된 명령어 및 하드웨어 구조는 기존의 DSP 칩과 비교하여 FFT 연산 속도가 2배 향상되었다. 제안된 구조는 Verilog HDL을 사용하여 설계되었으며 0.35 ㎛ 표준 셀 라이브러리를 사용하여 수행되었다. 분석 결과 최대 동작 주파수는 약 144.5 MHz이다.
- KSP 제안 키워드
- Data processing, Digital signal processor(DSP), Hardware Architecture, High Speed, Processing unit