상세정보
학술지
비터비 복호 알고리즘 처리를 위한 DSP 명령어 및 하드웨어 회로
Cited - time in 
Download 0 time
Share 
Download 0 time
Share
- 저자
- 이재성, 3100-2002-0462
- 발행일
- 200211
- 출처
- 전자공학회논문지 SD, v.39 no.11, pp.53-61
- ISSN
- 1229-6368
- 출판사
- 대한전자공학회 (IEEK)
- 협약과제
- 02MC3100, 차세대 인터넷 서버 기술 개발, 임기욱
- 초록
- 본 논문은 비터비 복호(Decoding)를 DSP(Digital Signal Processor)에서 효율적이고 빠르게 구현 할 수 있는 명령어 집합 및 하드웨어 회로를 제안한다. 제안하는 하드웨어 구조는 기존의 DSP 칩에 비터비 복호 알고리즘의 연산 구조에 효율적인 명령어 및 이에 가장 적합한 연산 유닛의 배열과 데이터 패스 구조를 추가하여 비터비 복호뿐만 아니라 일반 신호 처리 알고리즘들을 구현 할 수 있다. 기존의 DSP 칩이 수십 Kbps 대의 전송률에서 비터비 복호를 수행하는 반면 본 구조는 100㎒ 동작 주파수를 갖는 DSP 칩에서 6.25 Mbps의 전송률의 비터비 복호를 수행할 수 있어 전용 비터비 프로세서에 근접한 성능을 갖는다. 따라서 본 구조는 IMT-2000의 요구 전송률인 2Mbps 환경에서도 사용 가능하다.
- KSP 제안 키워드
- Digital signal processor(DSP)