BROWSE
Detail
Journal Article
10Mbps급 HomePN2.0 PHY.회로 설계
Cited - time in 
Share 
Share
- Issue Date
- 2003-01
- Citation
- 한국통신학회논문지 B : 네트워크 및 융합 서비스, v.27, no.12C, pp.1282-1287
- ISSN
- 1226-4717
- Publisher
- 한국통신학회 (KICS)
- Language
- Korean
- Type
- Journal Article
- Abstract
- 본 는문에서는 가정 내의 전화선을 이용한 홈 네트워크 기술인 IOMbps HomePNA(Home Phoneline Networking Alliance) 2.0 PHY 회로의 설계 및 그에 대한 검증방법을 보여 준다. HomePNA 2.0 PHY 회로는 MlI(Media Independent Interface)와 AFE 인터페이스에 의해 외부와 연결된다. 설계된 10Mbps HomePNA 2.0 PHY의 회로의 전체 구조는 Management block, IEEE 802.3 CSMA/CD MAC(Media Access Control) block, 변 조 및 복조 block으로 크게 구성된다. 설계된 회로는 프로토타업 FPGA PCB 보드를 이용하여 검증하였다. 또한, Linux 기반의 드라이버 프로그램을 개발하여 HomePNA 프레임 데이터 전송의 기본적인 동작을 확인하였으며, HomePNA 2.0 링크 계층 프로토콜의 RNCF(Rate Negotiation Control Function) 에 의하여 전송속도의 변화를 확인하였다.