BROWSE
Detail
Journal Article
Verilog-2001 파서의 설계와 구현
Cited - time in 
Share 
Share
- Issue Date
- 2003-08
- Citation
- 정보처리학회논문지 A, v.10A, no.3, pp.239-246
- ISSN
- 1598-2831
- Publisher
- 한국정보처리학회 (KIPS)
- Language
- Korean
- Type
- Journal Article
- Abstract
- 본 논문에서는 IEEE Verilog 1364-2001 표준을 지원하는 Verilog-2001 파서를 개발하였다. 개발된 파서의 어휘 분석 및 구문 분석기는 Verilog-2001을 지원할 수 있도록 개발되었으며 Verilog-2001 테스트 슈트(test suite)를 개발하여 검증하였다. XML 중간형식을 설계하여 사용함으로써 Verilog시맨틱 조작의 응용에 적합하게 설계되었으며 기존의 구조 수준의 파서의 단점을 극복하기 위하여 문맥 정보의 처리가 가능하도록 개발되었다.
- KSP Keywords
- test suite