ETRI-Knowledge Sharing Plaform

ENGLISH

성과물

논문 검색
구분 SCI
연도 ~ 키워드

상세정보

학술대회 Design of the Clock Recovery Circuit with a Phase-Locked Loop for 40 Gb/s Optical Receivers
Cited - time in scopus Download 0 time Share share facebook twitter linkedin kakaostory
저자
박찬호, 우동식, 김강욱, 임상규
발행일
200410
출처
European Microwave Conference (EuMC) 2004, pp.757-759
협약과제
04MT1300, 40Gb/s급 시분할다중 광전송 기술, 고제수
KSP 제안 키워드
40 gb/s, Clock recovery(CR), Optical receiver, Phase locked loop(PLL)