상세정보
학술지
GALS 시스템에서의 저비용 데이터 전송을 위한 QDI 모델 기반 인코더/디코더 회로 설계
Cited - time in 
Download 2 time
Share 
Download 2 time
Share
- 저자
- 오명훈
- 발행일
- 200601
- 출처
- 전자공학회논문지 SD, v.34 no.1, pp.27-37
- ISSN
- 1229-6368
- 출판사
- 대한전자공학회 (IEEK)
- 협약과제
- 05MH1100, 차세대 인터넷 서버기술개발, 김명준
- 초록
- 기존의 지연 무관 (Delay-Insensitive(DI)) 데이터 인코딩 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. GALS(Globally Asynchronous Locally Synchronous) 시스템과 같은 대규모 칩 설계 시에 많은 도선 수로 인해 발생할 수 있는 전력 소모와 설계 복잡성을 줄이기 위해, 의사지연 무관 (Quasi Delay-Insensitive(QDI)) 모델에 기반하고, N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 인코더와 디코더 회로를 설계한다. 이 회로들은 전류모드 다치 논리 회로(Current-Mode Multiple Valued Logic(CMMVL))를 사용하여 설계되었으며, 도선수를 줄임으로써 파생되는 효율성을 검증하기 위해 0.25 um CMOS 공정에서 기존의 DI 인코딩 방식인 dual-rail 방식 및 1-of-4 방식과 delay-power product (D*P) 값 측면에서 비교하였다. HSPICE를 통한 모의실험 결과 4 mm 이상의 도선의 길이에서, dual-rail 방식과는 5 MHz의 data rate 이상에서, 1-of-4 방식과는 18 MHz의 data rate 이상에서 제안된 CMMVL 방식이 유리하였다. 또한, 긴 도선에 버퍼를 장착한 dual-rail 방식, 1-of-4방식과의 비교에서도 개선된 CMMVL 방식이 10 mm 도선, 32 비트 데이터 전송에서 각각 4 MHz, 25 MHz data rate 이상에서 최대 57.7 %와 17.9 %의 D*P 값 감소 효과를 나타냈다.
- KSP 제안 키워드
- Current-mode(CM), Delay-insensitive, Dual-rail, Multiple-Valued Logic(MVL), data rate, globally asynchronous locally synchronous