BROWSE
Detail
Conference Paper
FPGA 기반 ATSC 3.0 이동방송 다이버시티 수신기의 전산실험 및 실험실 테스트 비교
Cited - time in 
Share 
Share
- Issue Date
- 2026-06
- Citation
- 한국방송·미디어공학회 학술 대회 (하계) 2026, pp.1-4
- Publisher
- 한국방송·미디어공학회
- Language
- Korean
- Type
- Conference Paper
- Abstract
- 본 논문에서는 이동방송 수신을 위한 FPGA 기반 ATSC 3.0 다이버시티 수신기의 실험실 테스트 결과를 제시한다. ATSC 3.0 다이버시티 수신기는 4-분기 다이버시티 수신을 지원하며, 다중 안테나 신호 결합을 위해 최대비 결합(maximal-ratio combining, MRC) 방식을 적용하였다. 실험실 테스트는 채널 에뮬레이터를 이용하여 TU-6, SFN-LoS1, AWGN 채널 프로파일을 구성한 환경에서 수행하였으며, 수신 속도 40 km/h 및 120 km/h 조건에서 1개, 2개, 4개 안테나 구성에 대한 블록 오류율(block error rate, BLER) 성능을 측정하였다. 또한 동일한 물리계층 파라미터를 적용한 전산실험 결과와 실험실 테스트 결과를 비교하였다. 그 결과, 수신 안테나 수가 증가할수록 다이버시티 이득이 일관되게 증가하였으며, 이동 채널 환경에서 그 성능 향상 효과가 더욱 뚜렷하게 나타났다. 이러한 결과는 제안한 FPGA 기반 ATSC 3.0 다이버시티 수신기가 이동방송 수신 환경에서 효과적으로 동작함을 확인시켜준다.
- KSP Keywords
- ATSC 3.0, Block Error Rate, Maximal-ratio-combining(MRC), TU-6