상세정보
등록 반도체 기판의 제조방법
- 출원번호
- 10-2012-0152409 (2012.12.24) KIPRIS
- 공개번호
- 10-2014-0091093 (2014.07.21)
- 등록번호
- 10-1705726-0000 (2017.02.06)
- 출원국
- 대한민국
- 협약과제
- 12VB1500, 차세대 데이터센터용 에너지절감 반도체 기술, 남은수
- 초록
- 본 발명은 반도체 기판의 제조방법을 개시한다. 그의 방법은, 기판의 가장자리를 둘러싸는 차단 패턴을 형성하는 단계와, 상기 차단 패턴을 제외한 상기 기판의 전면에 이완 층을 형성하는 단계와, 상기 이완 층 및 상기 차단 패턴 상에 에피 반도체 층을 형성하는 단계를 포함한다. 여기서, 상기 에피 반도체 층은 상기 차단 패턴 상에서부터 성장되지 않고, 상기 이완 층의 측벽 및 상부에 등방적으로 성장되는 선택적 등방성 성장방법에 의해 상기 차단 패턴을 점진적으로 덮을 수 있다.
- 패밀리
| 구분 | 특허 | 출원국 | KIPRIS |
|---|---|---|---|
| 등록 | 반도체 기판의 제조방법 | 미국 |