BROWSE
Detail
Registered 정전기 방전 보호 회로
- Application No.
- 10-2014-0006794 (2014.01.20) KIPRIS
- Publication No.
- 10-2015-0086752 (2015.07.29)
- Registration No.
- 10-2215312-0000 (2021.02.05)
- Country
- KOREA
- Abstract
- 본 발명은 정전기 방전 보호 회로에 관한 것이다. 본 발명의 정전기 방전 보호 회로는 기판 상에 형성된 N 베리드영역, N 베리드영역 상에 형성된 딥 N웰, 딥 N웰 좌측에 형성되는 제 1 싱크영역, 딥 N웰 내에 형성되고, 양의 단자에 연결된 제 1 P+도핑영역과 제 1 N+도핑영역을 포함하는 제1 N웰, 딥 N웰 내에 형성되고, 외부저항을 통해서 음의 단자에 연결된 제 2 P+도핑영역, 제 3 P+도핑영역, 및 제 4 P+도핑영역과, 음의 단자에 연결된 제 2 N+도핑영역 및 제 3 N+도핑영역을 포함하는 P웰, 딥 N웰 내에 형성되고, 양의 단자에 연결된 제 5 P+도핑영역과 제4 N+도핑영역을 포함하는 제 2 N웰, 딥 N웰 우측에 형성되는 제2 싱크영역, 제 1 N+도핑영역과 제 1 N웰 사이에 형성된 제 1 N웰저항, P웰과, 제 2 P+도핑영역, 제 3 P+도핑영역, 및 제 4 P+도핑영역 사이에 형성된 P웰저항, 제 4 N+도핑영역과 제 2 N웰 사이에 형성된 제 2 N웰저항, 딥 N웰과 N 베리드영역 사이에 형성되고, N 베리드영역에 형성된 일측이 제 1 N+도핑영역과 연결된 제 1 딥 N웰저항, 및 딥 N웰과 N 베리드영역 사이에 형성되고, N 베리드영역에 형성된 일측이 제 4 N+도핑영역과 연결된 제2 딥 N웰저항을 포함한다.