BROWSE
Detail
Registered 에러 시뮬레이션 장치 및 그 방법
- Application No.
- 10-2014-0042511 (2014.04.09) KIPRIS
- Publication No.
- 10-2015-0117129 (2015.10.19)
- Registration No.
- 10-2097988-0000 (2020.04.01)
- Country
- KOREA
- Project Code
- 13VC4400, Robust Fault-Resilient SW For Vehicle Processors, Kwon Young-Su
- Abstract
- 본 발명은 데이터를 입력받아서 출력하고, 노드(Node)를 포함하는 제1서브회로; 동일한 상기 데이터를 입력받아서 출력하고, 상기 제1서브회로와 동일하게 구성된 제1테스트회로; 상기 제1테스트회로에 에러를 주입하는 에러 주입부; 제1서브회로의 출력 데이터와 제1테스트회로의 출력 데이터를 비교하는 에러 검출부; 상기 비교 결과를 통계 처리하여 제1서브회로의 입력 노드 에러 확률을 산출하는 에러율 산출부;를 포함하는 것을 특징으로 하는 에러율 산출 장치를 제공한다. 따라서 본 발명은 전체 회로를 직접 시뮬레이션하는 것에 비하여 에러 확률을 신속히 구하여 소요시간을 단축하는 효과가 있다.
- Family
| Status | Patent | Country | KIPRIS |
|---|---|---|---|
| Registered | APPARATUS FOR ERROR SIMULATION AND METHOD THEREOF | UNITED STATES |