BROWSE
Detail
Registered APPARATUS FOR THE TOLERANT CACHE CONTROLLER AND METHOD THEREOF
- Inventors
- Han Jin Ho, Kwon Young-Su, Nak Woong Eum, Byun Kyung Jin
- Application No.
- 10-2014-0048665 (2014.04.23)
- Publication No.
- 10-2015-0122429 (2015.11.02)
- Registration No.
- 10-2067040-0000 (2020.01.10)
- Country
- KOREA
- Project Code
- 13VC4400, Robust Fault-Resilient SW For Vehicle Processors, Kwon Young-Su
- Abstract
- 고장 방지 기능을 갖는 캐시 제어 장치 및 그 동작 방법이 개시된다. 본 발명의 일 면에 따른 고장 방지 기능을 갖는 캐시 제어 장치는 메인 메모리로부터 읽어 온 특정 어드레스에 대한 제1 데이터와, 상기 제1 데이터에 해당하는 제1 패리티 비트(Parity bit)를 생성하여 저장하는 캐시(cache) 메모리, 상기 특정 어드레스에 대한 제2 데이터와, 상기 제2 데이터에 해당하는 제2 패리티 비트를 생성하여 저장하는 쉐도우 캐시(Shadow cache) 메모리, 및 프로세서로부터 상기 특정 어드레스에 대한 데이터 읽기를 요청 받으면, 상기 캐시 메모리 및 상기 쉐도우 캐시 메모리 중 적어도 하나의 메모리에 저장된 상기 특정 어드레스의 데이터와 패리티 비트에 대한 패리티 검사(Parity check)를 수행하고, 상기 패리티 검사 결과, 오류가 없는 메모리에 저장된 데이터를 상기 프로세서로 전달하는 고장 감지기를 포함한다.
- KSP Keywords
- Parity bit, parity check
- Family
| Status | Patent | Country | KIPRIS |
|---|---|---|---|
| Registered | CACHE CONTROL DEVICE HAVING FAULT-TOLERANT FUNCTION AND METHOD OF OPERATING THE SAME | UNITED STATES |