Registered
PHASE LOCKED LOOP AND OPERATING METHOD THEREOF
- Inventors
-
이민재, Kim Cheon Soo, Lee Ja Yol, 강재현, 허민욱
- Application No.
-
10-2015-0086019 (2015.06.17)
KIPRIS
- Publication No.
-
10-2016-0149362 (2016.12.28)
- Registration No.
- 10-2376745-0000 (2022.03.16)
- Country
- KOREA
- Project Code
-
14MS1900, High Speed Long Range Wi-Fi Development for Future M2M Service,
Kim Cheon Soo
- Abstract
- 본 발명에 따른 기준 클록 신호에 대응하여 출력 클록 신호를 생성하는 위상 고정 루프는, 상기 출력 클록 신호를 분주하여 분주 클록 신호를 생성하는 분주기, 상기 기준 클록 신호 및 상기 분주 클록 신호 사이의 위상 차이에 대응하는 펄스를 가지는 시간-펄스 변환 신호를 생성하는 시간-펄스 변환기, 그리고 상기 출력 클록 신호를 생성하기 위한 LC 공진회로를 포함하며, 상기 시간-펄스 변환 신호에 따라 상기 LC 공진회로의 시상수에 대응하여 결정되는 상기 출력 클록 신호의 주파수를 제어하는 디지털 제어 발진기를 포함하되, 상기 LC 공진회로의 커패시턴스를 변경된 상태로 유지하는 변경 커패시턴스 지속 시간은 상기 기준 클록 신호 및 상기 분주 클록 신호 사이의 위상 차이 변화에 따라 연속적으로 제어된다.
- KSP Keywords
- phase locked, phase-locked loop(PLL)