등록
공유 번역 블록 캐시 기반의 멀티-코어 시뮬레이션 시스템 및 방법
- 발명자
-
이재진, 변경진, 엄낙웅
- 출원번호
-
10-2016-0001008 (2016.01.05)
KIPRIS
- 공개번호
-
10-2017-0081952 (2017.07.13)
- 등록번호
- 10-2457183-0000 (2022.10.17)
- 출원국
- 대한민국
- 협약과제
-
14PS2600, Multi-domain 자동차 전장 구조를 위한 ECU용 SoC 및 임베디드 SW 개발,
엄낙웅
- 초록
- 본 발명의 실시 예에 따른 복수의 코어 모델들에 대하여 시뮬레이션을 수행하는 멀티-코어 시뮬레이터를 포함하고, 상기 멀티-코어 시뮬레이터를 실행하는 호스트 프로세서를 포함하는 멀티-코어 시뮬레이션 시스템의 멀티-코어 시뮬레이션 방법은 상기 복수의 코어 모델들에 대하여 공통으로 사용되는 공유 번역 블록 캐시를 워킹 메모리에 할당하는 단계, 제 1 코어 모델에서 수행될 제 1 타겟 명령어를 읽는 단계, 상기 제 1 타겟 명령어에 대응하고, 상기 호스트 프로세서에서 사용되는 명령어 셋으로 구성되는 제 1 번역 블록을 생성하는 단계, 상기 제 1 번역 블록을 공유 번역 블록 캐시에 저장한 후, 상기 제 1 코어 모델에서 상기 제 1 번역 블록을 수행하는 단계, 제 2 코어 모델에서 수행될 제 2 타겟 명령어를 읽는 단계, 상기 제 2 타겟 명령어와 동일한 내용을 포함하는 번역 블록을 상기 공유 번역 블록 캐시에서 검색하는 단계, 그리고 상기 제 1 타겟 명령어가 제 2 타겟 명령어와 동일한 내용을 포함하는 경우, 상기 제 2 코어 모델에서 상기 제 1 번역 블록을 수행하는 단계를 포함한다.
- KSP 제안 키워드
- Simulation system, multi-Core, multi-core simulation