BROWSE
Detail
Registered A scheduling method of a parity check matrix and an LDPC decoder for performing scheduling of a parity check matrix
이미지 확대
A scheduling method of a parity check matrix and an LDPC decoder for performing scheduling of a parity check matrix
- Inventors
- Kim Min Hyuk, Oh Deock Gil, Lee In Ki, 최영민
- Application No.
- 10-2017-0142382 (2017.10.30) KIPRIS
- Publication No.
- 10-2018-0053224 (2018.05.21)
- Registration No.
- 10-2077501-0000 (2020.02.10)
- Country
- KOREA
- Project Code
- 16ZR1400, Development of Korean satellite communications technology for enhancing Disaster Response Capabilities , Oh Deock Gil
- Abstract
- 일 실시예에 따르면, LDPC 코드를 이용하여 고속 복호화 할 때 발생하는 메모리 액세스 충돌을 방지하는 패리티 검사 행렬의 스케줄링 방법 및 이를 수행하는 LDPC 복호기일 수 있다. 일 실시예에 따르면, LDPC 복호기가 수행하는 패리티 검사 행렬(parity check matrix)의 스케줄링(scheduling) 방법에 있어서, 상기 패리티 검사 행렬에서 non-zero elemental인 비트 노드(variable node)를 체크하는 단계; 상기 non-zero elemental인 비트 노드에서 상기 패리티 검사 행렬의 행(row)에 대한 제1 인덱스를 확인하는 단계; 상기 제1 인덱스를 이용하여, 상기 패리티 검사 행렬에서 상기 non-zero elemental인 비트 노드가 배치될 수 있는 열(column)을 추출하고, 상기 추출된 열에 상기 non-zero elemental인 비트 노드를 배열에 따라 매핑하는 단계; 상기 매핑된 비트 노드를 통해, 상기 패리티 검사 행렬의 열에 대한 제2 인덱스를 확인하는 단계;를 포함하는 패리티 검사 행렬의 스케줄링 방법일 수 있다.
- KSP Keywords
- LDPC decoder, Scheduling method, parity check, parity check matrix