BROWSE
Detail
Registered MULTI-CORE PROCESSOR AND CACHE MANAGEMENT METHOD THEREOF
- Inventors
- Han Jin Ho, Kwon Young-Su
- Application No.
- 10-2017-0137655 (2017.10.23) KIPRIS
- Publication No.
- 10-2018-0065881 (2018.06.18)
- Registration No.
- 10-2376396-0000 (2022.03.15)
- Country
- KOREA
- Project Code
- 16PB2300, Automotive ECU SoC and Embedded SW for Multi-domain Integration, Kwon Young-Su
- Abstract
- 본 발명의 실시 예에 따른 메인 메모리 또는 주변 장치에 연결되며, 프로세서들 각각이 동일한 테스크를 수행하는 듀얼 모듈러 리던던시 모드를 갖는 멀티 코어 프로세서는, 상기 테스크를 수행하여 제 1 쓰기 데이터를 생성하고, 상기 제 1 쓰기 데이터에 대한 오류 검출 동작 후에 상기 제 1 쓰기 데이터를 상기 메인 메모리 또는 주변 장치에 기입하는 제 1 프로세서, 상기 테스크를 수행하여 제 2 쓰기 데이터를 생성하고, 상기 제 2 쓰기 데이터에 대한 오류 검출 동작 후에 상기 제 2 쓰기 데이터의 상기 메인 메모리 또는 주변 장치로의 쓰기를 차단하는 제 2 프로세서, 그리고 상기 듀얼 모듈러 리던던시 모드시, 상기 제 1 쓰기 데이터와 상기 제 2 쓰기 데이터를 비교하는 상기 오류 검출 동작을 수행하는 오류 매니저를 포함하되, 상기 제 1 쓰기 데이터는 제 1 데이터 캐시를 사용하여 상기 메인 메모리에 기입되며, 상기 제 1 데이터 캐시는 상기 메인 메모리와의 동기화 여부를 지시하는 더티 비트를 사용하여 관리된다.
- KSP Keywords
- Cache management, multi-Core, multi-core processor
- Family
| Status | Patent | Country | KIPRIS |
|---|---|---|---|
| Registered | MULTI-CORE PROCESSOR AND CACHE MANAGEMENT METHOD THEREOF | UNITED STATES |