BROWSE
Detail
Registered 클럭의 위상을 조정하기 위한 전자 회로
- Application No.
- 10-2018-0165972 (2018.12.20) KIPRIS
- Publication No.
- 10-2020-0021863 (2020.03.02)
- Registration No.
- 10-2378768-0000 (2022.03.22)
- Country
- KOREA
- Project Code
- 18ZB1200, Development of Core Technologies for Implantable Active Devices, Lee Jeong Ik
- Abstract
- 본 발명은 발진 회로, 위상 반전 회로, 및 위상 검출 회로를 포함한다. 발진 회로는 입력 신호를 샘플링하기 위해 사용될 제 1 클럭을 생성한다. 위상 반전 회로는 제 1 클럭에 기초하여 제 2 클럭을 출력한다. 위상 검출 회로는, 기준 시간 이상의 시간 동안 입력 신호의 위상과 제 2 클럭의 위상 사이의 위상차가 기준 값 보다 작은 경우 제 1 논리 값을 갖는 제어 신호를 생성한다. 위상 검출 회로는, 위상차가 기준 값 이상이거나 기준 시간 보다 짧은 시간 동안 위상차가 기준 값 보다 작은 경우 제 2 논리 값을 갖는 제어 신호를 생성한다. 위상 반전 회로는 제어 신호의 논리 값이 제 1 논리 값으로부터 제 2 논리 값으로 변하거나 제어 신호의 논리 값이 제 2 논리 값으로부터 제 1 논리 값으로 변하는 경우, 제 2 클럭의 위상을 반전시킨다.
- KSP Keywords
- Electronic circuit
- Family
| Status | Patent | Country | KIPRIS |
|---|---|---|---|
| Registered | ELECTRONIC CIRCUIT FOR ADJUSTING PHASE OF CLOCK | UNITED STATES |