BROWSE
Detail
Registered NEURAL NETWORK ACCELERATOR WITH SYSTOLIC ARRAY STRUCTURE
- Inventors
- Jaehoon Chung, Kwon Young-Su, Chun-Gi Lyuh, Jeongmin Yang, Kim Hyun Mi, Yong Cheol Peter Cho, Chan Kim
- Application No.
- 10-2019-0041651 (2019.04.09) KIPRIS
- Publication No.
- 10-2020-0066538 (2020.06.10)
- Registration No.
- 10-2441747-0000 (2022.09.05)
- Country
- KOREA
- Project Code
- 18HB2800, Artificial Intelligence Processor Research Laboratory, Kwon Young-Su
- Abstract
- 본 발명은 처리 소자들이 시스톨릭 어레이(systolic array) 구조로 구성된 뉴럴(neural) 네트워크 가속기에 관한 것이다. 본 발명의 하나의 실시 예에 따른 뉴럴 네트워크 가속기는 제1 특징(feature) 데이터 및 제2 특징 데이터를 포함하는 복수의 특징 데이터 및 제1 커널(kernel) 데이터 및 제2 커널 데이터를 포함하는 복수의 커널(kernel) 데이터를 저장하도록 구성된 메모리, 제1 특징 데이터와 제1 커널 데이터를 기반으로 연산을 수행하고, 제1 특징 데이터를 출력하도록 구성된 제1 처리 소자(processing element), 제어 신호에 기초하여 제1 처리 소자로부터 출력되는 제1 특징 데이터 및 메모리로부터 출력되는 제2 특징 데이터 중 하나를 선택하고, 선택된 특징 데이터를 출력하도록 구성된 선택 회로, 선택된 특징 데이터와 제1 커널 데이터 및 제2 커널 데이터 중 하나를 기반으로 연산을 수행하도록 구성된 제2 처리 소자, 및 복수의 특징 데이터 및 복수의 커널 데이터와 연관된 뉴럴 네트워크 특성에 따라 제어 신호를 생성하도록 구성된 제어기를 포함한다.