ETRI-Knowledge Sharing Plaform

KOREAN
연구보고서 검색
Type Funding Org. Research Org.
Year ~ Keyword

Detail

개방형 가입자 선로 고속화 기반 기술 개발 (최종)
Download 42 time
Participants
최문기, 박영호, 김종오, 김재근, 강선무, 조재일, 채종억, 김도년, 최민호, 설영욱, 이정진, 김봉태
Published
199812
Type
Final Report
Keyword
고속 DSL 기술, FTTH 구성 기반 ATM-PON 정합 기술, ATM Cell 정합 기술
KSP Keywords
High Speed, access network
Funding Org.
정보통신부
Research Org.
한국전자통신연구원
Project Code
98MT1600, Development of basic technologies for open and high-speed subscrivber networks, Jae Geun Kim
Abstract
가. 최종 연구 목표 □ 초고속 정보통신망 가입자계 통신망 인프라 구조 설계 및 표준 연구 □ 기존 가입자 선로의 초고속화를 위한 고속 DSL 기술 개발 ○ 전송 대역 : 13Mbps∼52Mbps(DAVIC/ADSL-Forum의 VDSL 표준속도 지원) ○ 전송 거리 : 300∼1,500m(선로상태에 따른 전송 비트율의 속도 적응성 지원) ○ 적용 매체 : 기존 가입전화 동선(26guage/24guage) ○ 적용 범위 : 사업자측(ONU)/가입자측(NTU)측 고속 DSL 정합부 ○ 개발 목표 : ASIC 또는 Full custom IC 기반 고속 DSL 모뎀 칩 □ FTTH 구성기반의 ATM-PON 정합 기술개발 ○ 전송 대역 : 하향 622Mbps, 상향 155Mbps ○ 광신호 다중 방식 : 1550/1300nm WDM 기반 PON ○ 적용 매체 : 단일코아 SMF(Single Mode Fiber) ○ 망정합 방식 : ATM PHY 정합(TC & PMD 부계층 기능) ○ 액세스 제어 : 실시간 MAC(Medium Access Control) 기능 ○ 적용 범위 : 사업자측(OLT) ATM-PON 정합부 ○ 개발 목표 : ATM-PON OLT MAC 기능 ASIC 상세 설계 □ 기존전화(POTS)의 ATM Cell 정합 기술 개발 ○ 처리 용량 : E1/DS1 8 채널 ○ 주요 기능 : 256(= 32음성채널 X 8) 채널 time-slot switching, CCS/CAS/V5 신호채널 처리, 8개 가상채널 구성, structured/unstructured E1/DS1 수용, 셀지연분산 제어. ○ 개발 목표 : VTOA(Voice and Telephony over ATM) 기능 검증물 상세 설계 나. 최종 년도('98년도) 연구 내용 본 연구 과제는 '97년∼'98년 2년 기간동안 수행하였으며, '97년 각 고속 가입자망 구축을 위한 핵심 기술을 도출하였고, 요구사항, 기능 규격 등이 작성되었다. '98 년도에는 '97년 연구 결과를 기반으로 하여 고속 DSL모뎀의 구현, ATM-PON MAC 제어기와 Trunking VTOA소자의 상세 설계와 VHDL 코딩 등의 연구 개발이 이루어 졌다. 각 세부 연구 범위는 다음과 같다. □ 기존 가입자 선로의 최고속화를 위한 고속 DSL 기술 개발 ○ Single-carrier/Multi-carrier 모뎀 방식의 성능 및 품질 규격 개발 ○ DMT/DWMT 기반 변복조기의 분석 및 중요 설계 요소 도출 ○ Field Programmable/Rate Adaptive 변복조 회로 시뮬레이션 및 보완 ○ Adaptive Line Eq.,ADC,Clock Recovery 회로 시뮬레이션 및 검증 ○ 고속 DSL용 ATM PHY 정합 규격 및 기능 시뮬레이션 및 보완 ○ 고속 DSL 칩 시뮬레이션 알고리즘 보완 개발 ○ ATM TC 부 보완 설계 및 시뮬레이션 ○ 가변속도(13∼52Mb/s) 지원이 가능한 사업자측 고속 DSL 모뎀 칩 제작 및 시험 ○ 가입자측 고속 DSL 칩 제작 및 시험 □ FTTH 구성기반의 ATM-PON 정합 기술개발 ○ 액세스 노드측 (OLT)ATM-PON 정합소자 설계 - ATM-PON PHY 정합부 VHDL 코딩 및 시뮬레이션 - ATM-PON TC 부 기능 VHDL 코딩 및 시뮬레이션 □ 기존전화(POTS)의 ATM Cell 정합 기술 개발 ○ VTOA 서비스 적용 방안 연구 ○ VTOA(Trunking) 소자 VHDL 코딩 및 시뮬레이션 □ 개발 소자 시험용 소규모 테스트 베드구축 ○ 고속 DSL 모뎀 개발 소자 시험 환경 구축 및 개발 소자 시험