ETRI-Knowledge Sharing Plaform

ENGLISH
기술이전 검색
연도 ~ 이전수 키워드

상세정보

Fractional-N PLL 개발 기술

전수책임자
김재영
참여자
강영진, 고영준, 김동규, 김명종, 김재영, 김채규, 박광로, 박주호, 오정열, 이철효, 이형수
기술이전수
2
이전연도
2005
협약과제
05MH2200, WPAN 기반 무선홈네트워킹 기술 개발(High Data Rate WPAN 기반 초고속 무선 홈네트워킹 기술개발), 김재영
Phase Lock Loop(PLL)은 무선 통신 시스템의 안정된 저잡음 RF 신호원을 발생시키기 위하여 사용된다. 전통적으로 integer-N PLL 방식은 그 Architecture가 간단하여 가장 범용적으로 사용되지만,기준 클락 주파수가 채널 간격과 동일하여 제한된 loop 대역폭을 갖으며, 기준 클럭 주파수의 정수 배에 해당하는 주파수만 발진 하여 사용이 제한적이다. Fractional-N PLL은 원하는 대로 주파수를 생성하여 PLL의 loop Bandwith를 채널 간격보다 넓히고, lock Time 을 빠르게 하는 장점을 갖는다. IEEE802.15.4/4b의 설계 사양을 만족시키기 위하여, Low data rate WPAN system의 RF block에 Fractional-N PLL의 도입은 필수적이다.
무선 통신 시스템에서 송신기와 수신기는 동일한 주파수의 Channel Path를 통해서 정보를 송수신하게 된다. 이러한 Channel Path를 만들기 위하여 전압제어 발진기를 통한 주파수원을 사용하지만, 전압제어 발진기의 출력 주파수는 회로적 영향 및 주변 장비의 영향, 온도의 영향등에 의해 미세하게 흔들려 원하는 channel path외의 다른 주파수를 형성하게 된다. 이러한 문제를 보완하기 위하여 주파수 합성기는 필수적으로 이용되며, Phase Lock Loop(PLL)을 통한 고정된 주파수의 발진역할 뿐만 아니라, 전압 제어 발진기의 DC-전압원을 이용한 주파수 튜닝의 역할도 한다.
Low Data Rate WPAN(LR-WPAN) 시스템 physical layer의 RF block은 송신기, 수신기, 그리고 주파수 합성기로 구성되어진다. 위에 언급한 바와 같이 주파수 합성기는 원하는 Channel 주파수로의 정확한 가변을 가능하게 하며, 정해진 Channel 주파수로 안정된 발진을 위하여 Phase Lock Loop(PLL)가 이용된다. 2004년도에 수행한 “High Data Rate WPAN 기반 초고속 무선 홈 네트워킹 기술개발 과제”의 LR WPAN 시스템은 이러한 주파수 합성기에 Integer-N PLL 방식을 적용하고 있다.
Integer-N-PLL로 구성된 주파수 합성기는 전압 제어 발진기, Dual-modulus Prescaler, Pram Counter, Swallow Counter, PFD, Charge Pump로 구성된다. 그 Architecture가 간단하여 가장 범용적으로 사용되지만, 기준 클럭 주파수의 정수 배에 해당하는 주파수만 발진 하여 사용이 제한적이며, 회로의 안정적 동작을 위하여 기준 클럭주파수의 0.1배로 대역폭이 제한되어, Lock Time 이 오래 걸리는 단점을 갖는다. 이러한 단점은 LR-WPAN 시스템의 시스템 성능 사양을 만족시키기 어렵다. 따라서, 이러한 단점을 해결하기 위하여, Fractional-N PLL의 도입은 필수적이다. Fractional-N PLL은 원하는 대로 주파수를 생성하여 기준 클럭 주파수를 높여서 PLL의 Bandwith를 넓히고 Lock Time 을 빠르게 하면서도 원하는 주파수를 kHz 또는 그 이하로도 구현이 가능한 방식이다.
-주기적으로 발생하는 노이즈를 감소기키기 위한 랜더마이즈 회로
-빠른 Lock Time
-다양한 Channel Selection
Fractional-N PLL 기술이전은 요구사항 정의서, 상위설계서, 그리고 상세 설계서의 형태로 기재 되며, 대표적인 기술이전 세부 모듈은 다음과 같다.
① Delta Sigma Modulator의 랜더마이즈 회로 기술
② Modulus Control 신호에 따라서 VCO로부터 전달되는 고주파신호를 N+1 또는 N으로 나누는 Prescaler 회로기술
③ Spiral Inductor와 Varactor를 이용하여 공진기가 구현됐고, Nmos-pmos Complementary
구조를 갖는 VCO 회로
④ Prescaler의 출력을 P로 나누는 Programmable Counter 회로 기술
개발된 Low Data Rate WPAN system을 위한 Fractional-N PLL은 High Data Rate 통신 시스템, UWB 통신 시스템등 다양한 무선 통신 분야의 core 기술로써 활용 되어질 수 있다. 특히,아래의 기술적인 요구사항을 필요로 하는 모든 무선 통신시스템에 응용 가능 하다.

- Channel 주파수가 정수배로 형성되지 않는 무선 통신 시스템
- 빠른 Lock Time 을 요구하는 모든 무선 통신 시스템