BROWSE
Detail
Registered 히스테리시스를 갖는 저전압 신호를 처리하는 수신 회로
- Application No.
- 10-2020-0153453 (2020.11.17) KIPRIS
- Publication No.
- 10-2022-0025630 (2022.03.03)
- Registration No.
- 10-2438317-0000 (2022.08.26)
- Country
- KOREA
- Project Code
- 20HS3600, Development of LPDDR5 memory interface for AI application processor, Young-Deuk Jeon
- Abstract
- 본 발명의 실시 예에 따른 수신 회로는 제1 전압 레벨에 대응하는 입력 신호를 수신하고, 제1 문턱 전압 및 제2 문턱 전압을 가지는 검출 신호를 출력하는 히스테리시스 검출기, 및 검출 신호를 수신하여, 제1 전압 레벨보다 높은 제2 전압 레벨로 변환하여 출력 신호로 출력하고, 제2 전압 레벨의 피드백 신호를 출력하는 레벨 시프터(level shifter)를 포함하고, 히스테리시스 검출기는 레벨 시프터로부터 피드백 신호를 수신하고, 피드백 신호를 기반으로 제1 문턱 전압 및 제2 문턱 전압을 조절한다.
- KSP Keywords
- Low voltage, level shifter
- Family
| Status | Patent | Country | KIPRIS |
|---|---|---|---|
| Registered | RECEIVING CIRCUIT TO PROCESS LOW VOLTAGE SIGNAL WITH HYSTERESIS | UNITED STATES |