- 본 기술이전은 “오토모티브 이더넷 기반 보안위협 예측, 탐지, 대응 및 보안성 자동 진단 기술 개발” 과제 수행의 결과물로, ECU기반의 시스템에 존재하는 펌웨어의 보안 취약성 분석을 수행하는 데 필요한 요소 기술임.
- 본 기술은 오토모티브 기반 시스템 외에 다양한 임베디드 시스템에도 사용 가능하나 본 개요에서는 오토모티브 시스템을 예시로 설명함.
- 오토모티브 시스템의 보안성을 보장하기 위해서는 기본적으로 개별 ECU에서 수행되는 펌웨어의 보안성이 보장되어야 하며 이를 위해서는 펌웨어의 보안 취약성 분석이 필요함.
- 보안취약점 분석을 위해서는 일반적으로 ECU가 탑재된 시스템의 분석, 펌웨어 추출, 펌웨어 분석, 그리고 보안성을 수정한 버전의 펌웨어를 시스템에 재 업로드하는 펌웨어 패치의 과정이 반복적으로 수행되게 되며, 이 과정은 보안 전문가가 경험을 토대로 반복적으로 수행하게 됨.
- 이러한 반복적 수행을 효과적이고 빠르게 수행할 수 있도록 하기 위해 본 과제에서는 기 설명된 프로세스를 최대한 자동화하여 보안성 분석을 빠르게 하기 위한 시스템을 제안 및 구현함.
- 본 기술이전은 ECU 동적취약성 분석 서브시스템에 존재하는 다양한 모듈 중 레거시 로직 분석 장치의 연동 인터페이스, 하드웨어 인터페이스 구조 분석, 시리얼 통신 인터페이스 기반 메모리 읽기/쓰기 기능에 해당하는 펌웨어 모듈 및 EVAS 하드웨어 플랫폼으로 한정함.
- 보안취약점 분석을 위해서는 일반적으로 (그림 1)과 같이 대상 디바이스에서 사용되는 펌웨어가 탑재된 시스템의 분석, 펌웨어 추출, 펌웨어 분석, 그리고 보안성을 수정한 버전의 펌웨어를 시스템에 재 업로드하는 펌웨어 패치의 과정이 반복적으로 수행되게 되며 이 과정은 보안 전문가가 경험을 토대로 반복적으로 수행되게 됨.
- 자동차 전자 장치의 복잡성 증가와 외부 환경과의 자동차 통신으로 인해 개별 ECU가 다루어야 하는 정보의 양 및 처리 업무가 늘어나고 있으며 이에 따라 늘어난 펌웨어의 코드 사이즈로 인해 보안 취약성이 발생할 가능성이 더욱 커지고 있음.
- 때문에 ECU 기반 시스템에 대한 보안취약성을 쉽고 빠르게 분석할 수 있는 기술이 필요하나, 취약성 분석의 대상이 되는 장비의 다양성으로 인해 하드웨어 수준의 역공학부터 펌웨어 수준의 보안분석은 대부분 보안 분석가의 노하우를 통해 수작업으로 반복되어 많은 시간이 걸리게 되는 실정임.
- 본 기술은 보안 분석가의 수작업을 크게 줄이고 중요한 분석에만 시간과 노력을 쏟을 수 있도록 해 주는 분석환경의 제공을 목표로 하며, 특히 하드웨어 수준의 역공학 및 펌웨어 획득을 자동화하여 하드웨어에 익숙하지 않은 보안 분석가도 사용이 용이하도록 함.
- 본 기술은 ECU 기반의 시스템 뿐만 아니라 IoT 장비, 임베디드 시스템, 서버 등 다양한 시스템에 적용이 가능함.
- 본 기술은 대상 시스템에 대한 하드웨어 역공학 및 분석을 편리하게 수행할 수 있도록 대상 시스템에 물리적으로 연결될 수 있는 인터페이스를 제공해 주는 하드웨어 보드를 포함함.
- 해당 보드는 대상 시스템의 핀에 직접 연결될 수 있도록 대상 시스템의 스펙 (예. 작동 전압)에 맞추어 구성을 변경 가능한 타겟 인터페이스를 가지고 있음.
- 해당 보드는 대상 시스템의 핀에 연결될 때 사용자의 실수를 줄일 수 있도록 LED를 통해 가이드 해 줄 수 있는 기능을 가짐.
- 본 기술은 대상 시스템에 대한 하드웨어 역공학 및 펌웨어 추출 및 패치를 편리하게 수행할 수 있는 펌웨어를 탑재함.
- 해당 펌웨어는 대상 시스템의 핀에 대한 하드웨어 역공학을 수행할 수 있는 JTAG 인터페이스 자동 분석 기능을 포함함.
- 해당 펌웨어는 대상 시스템의 핀에 대한 하드웨어 역공학을 수행할 수 있는 UART 인터페이스 자동 분석 기능을 포함함.
- 해당 펌웨어는 대상 시스템의 핀에 대한 신호 세기 분석을 수행할 수 있는 레거시 로직 분석기와의 연동 기능을 포함함.
- 해당 펌웨어는 I2C 기반의 시리얼 플래시 메모리에 대한 펌웨어 읽기/쓰기 기능을 포함함.
- 해당 펌웨어는 SPI 기반의 시리얼 플래시 메모리에 대한 펌웨어 읽기/쓰기 기능을 포함함.
기술이전의 내용
- 본 기술이전은 ECU 기반의 시스템에 존재하는 펌웨어의 보안 취약성 분석을 수행하는 데 사용할 수 있는 기술임.
- 본 기술이전은 ECU 기반의 시스템 뿐만 아니라 임베디드 시스템, 서버 등 다양한 시스템의 보안 취약성 분석의 수행에도 사용 가능한 기술임.
- 본 기술의 세부 구성은 보안 분석가가 사용하는 데스크톱 환경과 ECU 기반의 시스템을 연결해 주는 EVAS 하드웨어 장비 및 EVAS 상에서 수행되는 펌웨어로 구성됨.
A. 기술명 : ECU 동적취약성 분석 기술 하드웨어 보드 (EVAS 하드웨어 보드)
- EVAS 하드웨어 보드 프로토타입
- STM32F429 기반 보드 및 FPGA 기반 Daughter board로 구성
- Daughter board 상에 사용자 제어 가능한 20핀 범용 타겟 인터페이스 핀 제공 (레거시 로직 분석기, JTAG, UART, I2C, SPI 및 범용 기능으로 사용자가 제어 가능)
- 각 핀에 대한 개별 LED를 통해 사용자에게 핀 연결 안내 기능 지원
- 5V, 3.3V, 2V 등 대상 디바이스에 따라 가변적인 전원 레벨 선택 기능 지원
B. 기술명 : ECU 동적취약성 분석 기술 펌웨어 (EVAS 펌웨어)
- STM32F429 기반 펌웨어로 FPGA 기반 Daughter board 제어
- 타겟 인터페이스 핀을 이용해 대상 디바이스의 임의의 핀에 대한 JTAG 인터페이스 자동 분석 기능 지원
- 타겟 인터페이스 핀을 이용해 대상 디바이스의 임의의 핀에 대한 UART 인터페이스 자동 분석 기능 지원
- 타겟 인터페이스 핀을 이용해 대상 디바이스의 임의의 핀에 대한 신호 세기 분석을 수행할 수 있는 레거시 로직 분석기와의 연동 기능 제공
- 타겟 인터페이스 핀을 이용해 I2C 기반의 시리얼 플래시 메모리에 대한 펌웨어 읽기/쓰기 기능 지원
- 타겟 인터페이스 핀을 이용해 SPI 기반의 시리얼 플래시 메모리에 대한 펌웨어 읽기/쓰기 기능 지원
기술이전의 범위
A. 기술명 : ECU 동적취약성 분석 기술 하드웨어 보드 (EVAS 하드웨어 보드)
- 시스템 설계서, 상세설계서 중 ECU 동적취약성 분석 기술 전체 구성 설명 부분
- 시스템 설계서, 상세설계서 중 하드웨어 인터페이스 구조분석 부분
- 시스템 설계서, 상세설계서 중 시리얼 통신 인터페이스 기반 메모리 읽기/쓰기 부분
- 시스템 설계서, 상세설계서 중 레거시 로직 분석 장치와의 연동 인터페이스 부분
- ECU 동적취약성 분석 기술 하드웨어 보드 설계도
- ECU 동적취약성 분석 기술 하드웨어 구성 및 설명서
- ECU 동적취약성 분석 기술 시험절차 및 결과서 v1.0
B. 기술명 : ECU 동적취약성 분석 기술 펌웨어 (EVAS 펌웨어)
- 시스템 설계서, 상세설계서 중 ECU 동적취약성 분석 기술 전체 구성 설명 부분
- 시스템 설계서, 상세설계서 중 하드웨어 인터페이스 구조분석 부분
- 시스템 설계서, 상세설계서 중 시리얼 통신 인터페이스 기반 메모리 읽기/쓰기 부분
- 시스템 설계서, 상세설계서 중 레거시 로직 분석 장치와의 연동 인터페이스 부분
- ECU 동적취약성 분석 기술 펌웨어 소스코드
- ECU 동적취약성 분석 기술 펌웨어 구성 및 설명서
- ECU 동적취약성 분석 기술 시험절차 및 결과서 v1.0
- 본 기술이전은 ECU가 탑재된 차량 시스템의 보안성을 높이기 위해 ECU에서 수행되는 펌웨어의 보안 분석을 수행할 수 있는 환경을 제공할 수 있는 핵심 기술로 활용될 수 있음.
- 본 기술이전은 ECU가 탑재된 시스템 뿐만 아니라 사물인터넷, 임베디드 시스템, 서버 등 다양한 전자 장비 시스템을 대상으로 사용 가능하며 이를 통해 대상 시스템의 보안 취약성 분석을 용이하게 할 수 있음