ETRI-Knowledge Sharing Plaform

- 본 기술이전은 차세대 비디오 표준인 HEVC를 지원하는 초고해상도 디코더 IP를 제공한다.
- 본 IP는 복수로 구성이 가능한 단일코어 하드웨어 HEVC 디코더, 최대 4개의 디코더 코어를 제어할 수 있는 멀티코어 컨트롤러, 그리고 운용을 위한 펌웨어 프레임웍들을 포함한다.
- 본 IP는 멀티코어 기반의 성능 확장성을 제공함으로써 Full-HD 및 UHD 비디오의 다양한 응용에 활용될 수 있다.

- 최근 디스플레이 장치의 해상도 및 프레임율의 고도화에 따라 TV를 비롯한 가정용 기기와 스마트폰, 태블릿PC 등의 모바일 기기에서도 Full-HD, UHD 품질의 초고해상도 멀티미디어 서비스에 대한 수요가 급증하고 있음
- HEVC로 통칭되는 ITU-T H.265 또는 ISO/IEC 23008-2은 ISO/IEC MPEG과 ITU-T VCEG 그룹이 공동으로 조직한 JCT-VC(Joint Collaborative Team on Video Coding)에서 2013년 1월에 최종 승인된 차세대 비디오 코덱의 국제표준이며 초고해상도 비디오 데이터의 효율적인 압축 및 복원이 가능하여 기존의 코덱을 대체해 나갈 것으로 예상됨
- UHDTV, IPTV 세톱박스, 스마트폰 분야의 세계시장에서 상위를 점유하고 있는 한국이지만, 반도체 설계인력과 비디오 코덱 설계관련 기반 기술의 부족으로 일부 대기업을 제외한 대부분의 기업에서 초고해상도 HEVC 디코더 IP는 거의 대부분 수입에 의존해야하는 상황이며, 이에 따른 막대한 비용의 라이센싱 비용과 기술 종속성의 심화, 기업 수익성이 악화가 예상됨
- 본 기술은 초고해상도 비디오 디코더 IP 설계기술을 국산화하고 저비용으로 국내 시스템반도체 산업계로 확산함으로써 저속·저가·저수익 산업 군으로 편중되어있는 국내 시스템반도체 산업의 경쟁력 강화를 가능하게 함

- 본 초고해상도 HEVC 디코더 IP는 100% 합성 가능한 RTL로 기술된 하드웨어를 기반으로 설계되었으며 고프레임율 초고해상도 비디오 데이터의 저전력 처리가 가능 함
- 본 IP는 완전히 분리가 가능하고 병렬로 동작하는 멀티코어 디코더를 제공함으로써 프레임율, 화면사이즈 등 사용자의 필요에 의해 정의되는 다양한 성능 요구사항을 만족시킴
- 본 IP는 HEVC 비디오 표준에서 지원하는 병렬처리 기법인 WPP와 Tiles을 완벽히 지원함
- 본 IP를 멀티코어로 운용하는 경우에도 분할화면 경계의 필터링을 위해 별도의 하드웨어 또는 소프트웨어 처리가 필요없음

[기술이전 내용]
* 본 기술의 명칭은 "초고해상도 HEVC 디코더 IP"로, ITU-T H.265 또는 ISO/IEC 23008-2 (HEVC) 국제표준을 따르는 초고해상도 비디오데이터(비트스트림)의 디코딩을 위한 하드웨어 기술로, 전체 기술은 하기의 세부기술 A에 해당하고 부분기술인 세부기술 B, C에 대한 개별적 기술이전도 가능함

A. 기술명: 초고해상도 HEVC 디코더 IP
- CABAC module
- Inverse transform and quantization module
- Motion compensation module
- Intra prediction module
- In-loop filter (deblocking and SAO filter) module
- Multi-core controller module
- Multi-core firmware frameworks

B. 기술명: 단일코어 HEVC 디코더 IP
- CABAC module
- Inverse transform and quantization module
- Motion compensation module
- Intra prediction module
- In-loop filter (deblocking and SAO filter) module
- Single-core firmware frameworks

C. 기술명: HEVC CABAC 디코더 모듈
- CABAC decoder module

D. 기술명 : HEVC In-loop filter 모듈
- In-loop filter (deblocking and SAO filter) module

[기술이전 범위]

A. 기술명: 초고해상도 HEVC 디코더 IP
- CABAC module RTL source code
- Inverse transform and quantization module RTL source code
- Motion compensation module RTL source code
- Intra prediction module RTL source code
- In-loop filter (deblocking and SAO filter) module RTL source code
- Multi-core controller module RTL source code
- Multi-core firmware framework source code
- HEVC multi-core decoder 상세설계서
- HEVC multi-core decoder 시뮬레이션 환경

B. 기술명: 단일코어 HEVC 디코더 IP
- CABAC module RTL source code
- Inverse transform and quantization module RTL source code
- Motion compensation module RTL source code
- Intra prediction module RTL source code
- In-loop filter (deblocking and SAO filter) module RTL source code
- Single-core firmware framework source code
- HEVC single-core decoder 상세설계서
- HEVC single-core decoder 시뮬레이션 환경

C. 기술명: HEVC CABAC 디코더 모듈
- CABAC decoder module RTL source code
- HEVC CABAC decoder 상세설계서

D. 기술명 : HEVC In-loop filter 모듈
- In-loop filter (deblocking and SAO filter) RTL source code
- In-loop filter 상세 설계서

* RTL source code (모든 모듈에 해당)
- IEEE 1364, Verilog HDL" 표준을 준수하는 합성가능한 Verilog HDL로 기술되어 있음

* HEVC single-core 및 multi-core 시뮬레이션 환경의 구성
- 디코더 기능 검증을 위한 테스트벡터는 Cadence NCsim (버전 8.2 이상) 기반의 시뮬레이션 환경과 실행 스크립트의 조합으로 구성됨

- 적용분야
● UHDTV, HDTV, IPTV 셑톱박스
● 스마트폰, 스마트패드 등 휴대용기기
● DVR 등
<그림> 본 기술의 적용분야

- 기대효과
● HEVC 표준화 직후 시장형성 단계의 시점에서 관련기술의 선점을 통해 국내 기업들이 세계 멀티미디어 시장의 주도권 확보가 가능
● 수입에 의존하던 비디오 코덱 IP의 국산화가 가능
● 다양한 제품군간의 연동을 통한 시너지 효과로서 새로운 응용 산업으로의 파급되었을 경우, 다양한 창의적인 하드웨어 및 소프트웨어 응용의 개발 및 제품 시장을 창출
● 실감현실, 정밀의학, 고인식 방범 시스템 등 다양한 분야에 적용가능
● 영상 압축률 향상으로 방송 및 통신에 사용되는 대역폭이 절감되고 보다 많은 사용자가 고품질의 영상 서비스 체감