본 기술이전은 “IoT 기반 엣지컴퓨팅 초저전력 인공지능 프로세서 기술 개발” (2020.04.01.~2024.12.31.)에서 수행한 내용 중 오픈코어 기반의 저전력 MCU 프로세서 기술인 “저전력 MCU FPGA 프로토타입 기술”을 제공한다. “저전력 MCU FPGA 프로토타입 기술”은 크게 MCU 프로세서 코어, 내부 메모리, 주변장치 인터페이스 및 이러한 IP 들을 연결하기 위한 마이크로 네트워크온칩 IP로 구성되는데, 본 기술이전에서는 이러한 IP 들로 구성되는 MCU 설계를 FPGA에 프로토타이핑할 수 있는 반도체 설계 기술을 제공한다.
- 저전력 MCU FPGA 프로토타입 기술은 IoT, 웨어러블, 임베디드 디바이스 등의 핵심 부품으로서 최근에 소재부품 기술의 발전으로 인해 IoT, 웨어러블, 임베디드 디바이스에 특화된 전자부품들의 개발과 함께 차세대 전자기기 시장의 확대에 중요한 요소임
- 특히 웨어러블 디바이스는 대부분 배터리 전원을 이용하는 개인 디바이스로써 사용시간에 대한 사용자 요구사항에 민감하므로 저전력 구현이 매우 중요하다.
- 저전력 MCU 설계 기술은 이러한 IoT 및 웨어러블 디바이스에 적용할 수 있도록 초저전력, 초소형으로 MCU FPGA 프로토타입을 개발하기 위한 저전력 고효율 프로세서 코어 및 마이크로 네트워크 온칩 기술을 지원하므로 제품 경쟁력 측면에서 매우 유리함
저전력 MCU FPGA 프로토타입 기술은 오픈코어 기반의 MCU 설계 기술로써 본기술을 IoT 디바이스, 웨어러블 디바이스 및 스포츠/레저용품 임베디드 디바이스에 적용하면 기존의 외산 프로세서 코어를 적용한 MCU들에 비해 저전력 및 제품의 가격 경쟁력 측면에서 우수한 제품 개발이 가능하다.
본 기술이전의 "저전력 MCU FPGA 프로토타입 기술"은 마이크로 네트워크 온칩 IP 및 사용자가 사업화를 위한 MCU를 개발할 시 필요한 프로세서 코어, 마이크로 네트워크 온칩, 외부 인터페이스용 주변장치 IP들을 포함하는 MCU 설계를 FPGA에 프로토타이핑할 수 있는 저전력 MCU 설계 기술을 포함함
o. MCU 내의 IP 간 통신을 위한 마이크로 네트워크온칩(uNoC) 설계 IP
- 마이크로 네트워크온칩(uNoC) Netlist IP
o. MCU 개발을 위한 FPGA 프로토타입 기술
- MCU FPGA 프로토타입 Netlist
o. MCU SoC 기술에 대한 특허 및 기술문서
o. MCU 내의 IP 간 통신을 위한 마이크로 네트워크온칩(uNoC) 설계 IP
- 프로세서 코어 : 32-bit AXI master 2개
- 메모리 : 32-bit AXI slave 1개
- 부트롬 : 32-bit APB slave 1개
- JTAG IP : 32-bit AHB master 1개, 32-bit APB slave 1개
- Timer : 32-bit APB slave 1개
- Interrupt Controller : 32-bit APB slave 1개
- SPI, I2C, UART : 32-bit APB slave 1개
- GPIO : 32-bit APB slave 1개
o. MCU 개발을 위한 FPGA 프로토타입 기술
- 프로세서 코어, uNoC, 외부 인터페이스용 주변장치 IP 등으로 구성된 MCU FPGA 프로토타입 Netlist
o. 저전력 MCU 설계 및 마이크로 네트워크온칩(uNoC) 설계 기술자료
- 저전력 MCU 설계 특허 : 4건 (출원번호 2018-0109862 외 3건)
- 저전력 MCU 설계 관련 기술문서 : 2건
: HBC-MCU SoC 설계 기술 요구사항 정의서 (V1.0)
: HBC-MCU SoC 설계 시험절차 및 결과서 (V1.0)
- 적용분야
● IoT, 웨어러블 디바이스 및 스포츠/레저용품 임베디드 디바이스 개발
- 기대효과
● 프로세서 코어를 포함하는 MCU 설계에 필요한 프로세서 코어, uNoC 및 외부 인터페이스용 주변장치 IP 확보
● IoT 및 웨어러블 디바이스용 MCU 개발을 원하는 팹리스 업체, 특히 스포츠/레저용품 임베디드 디바이스의 부품 국산화 추진을 원하는 업체는 단기간 내에 필요한 핵심 부품 기술의 확보가 가능함