- 본 기술은 SiO₂ 및 Si₃N₄와 같은 유전 소재를 원자 단위 수준에서 정밀하게 식각할 수 있는 진공 기반 원자층 식각(ALE, Atomic Layer Etching) 기술로, CMOS 공정 환경과의 호환성을 확보한 식각 공정 레시피 및 운용 기술을 포함함
- 특히, 6인치 웨이퍼 기반 양산 환경에서 EPC(etch per cycle) 20 A 이하의 정밀도, 3% 미만의 식각 불균일도, 식각 후 Rq 0.5 nm 이하의 표면 손상 억제 등 고성능 공정 요건을 충족시킬 수 있는 기술 패키지를 제공함
- 미세화가 가속화되고 있는 GAA-FET, 3D NAND, CFET 등의 차세대 반도체 소자 공정에서는 원자 단위 수준의 식각 정밀도와 3D 구조 내 균일성 확보가 필수적임
- 본 기술은 기존 plasma etch 방식이 가지는 과식각, 비등방성, 표면 손상 등의 한계를 극복하고, 유전막에 대해 높은 선택성과 저손상 특성을 확보한 ALE 기반 식각 기술로써, 산업현장에서의 적용 가능성과 기술적 차별성을 모두 보유하고 있음
- 20 A/cycle 이하 정밀 식각: cycle 단위 제어를 통해 나노스케일 층간 식각 가능
- 양산 수준 식각 균일성 확보: 6인치 웨이퍼 전반에서 <3% 불균일도 달성
- 저손상 식각 공정: 식각 후 Rq ≤ 0.5 nm의 표면 상태 유지
- CMOS 공정 호환성: NF₃, SF?, Cl₂ 등 기존 팹에서 사용 중인 가스 기반
- 다양한 유전체 소재 대응: SiO₂, Si₃N₄ 등 복수 유전체에 대해 최적화된 레시피 제공
A. 기술명 : 반도체 소재 원자층 식각 제어 기술
- CMOS 기반 반도체 공정과의 호환성을 갖춘 진공 기반 원자층 식각 공정 기술
- 20 A/cycle 이하의 정밀 식각 제어를 구현할 수 있는 공정 기술
- 6인치 웨이퍼 전반에서 식각 불균일도 3% 미만을 달성한 양산 수준의 식각 균일성 확보 기술
- 식각 후 표면 거칠기(Rq 기준) 0.5 nm 이하를 구현할 수 있는 저손상 식각 기술
A. 기술명 : 반도체 소재 원자층 식각 제어 기술
- 유전소재 SiO₂ 및 Si₃N₄에 대한 최적화된 원자층 식각 레시피 제공
- 주요 공정 변수(압력, 라디칼 조건 등)에 따른 식각 특성 분석 자료(TM 2건) 제공
- 식각 공정 데모 수행(총 10회) 및 분석 결과 기반 기술 컨설팅 지원
- 적용분야
· GAA-FET, CFET 등 차세대 로직 반도체의 정밀 식각 공정
· DRAM, 3D NAND 등 메모리 소자의 유전체 하부식각 및 선택식각
· BEOL 공정에서 via/metal 필름 식각 및 손상 억제 식각
· ALD/ALE 하이브리드 모듈 공정 개발 및 반도체 공정장비 적용
· 정밀 두께 검증용 원자층 단위 표준 샘플 제작 및 평가 기술 개발
- 기대효과
· 정밀 식각 제어 기술을 활용한 표준 샘플 확보로 식각/증착 공정 품질 검증 체계 고도화
· 미세소자 제조 공정의 식각 정확도 확보 및 양산 신뢰도 향상
· 국내 팹 및 장비기업의 공정 기술 자립 및 기술이전 파급 확대
· ALE 기반 저손상 식각 기술의 상용화 및 소부장 산업 경쟁력 제고