ETRI-Knowledge Sharing Plaform

KOREAN
연구보고서 검색
Type Funding Org. Research Org.
Year ~ Keyword

Detail

계산 성능 파괴적 혁신을 위한 컴퓨팅 원천기술 연구 (최종)
Download 7 time
Participants
송한찬, 박재규, 박소영, 구스타보 파나마, 안승호, 김상훈, 임인기, 전인산, 변경진, 김보성, 김종배, 김홍석, 김진하, 장형욱, 이훈기, 테티아나, 정순규, 김갑중, 박민아, 이성현, 오광일, 김구환, 이수영, 김경선, 차현지, 설정은, 김구환, 정병규, 채현준, 배영환, 김진우, 박지호, 유의상, 허수빈, 손민균, 황규동, 박재성, 최중선, 문재경, 김영수, 이석호, 이명래, 문기원, 김인규, 서동우, 박정우, 김현수, 김혁, 박형일, 박미정, 윤천주, 임종필, 한규승, 조일연, 최병석, 김민수, 김진태, 김동철, 김성은, 고현성, 주정진, 이재진, 강태욱, 기수빈
Published
202602
Type
Final Report
Keyword
듀플렉스, 전계효과 트랜지스터, 양자 광집적회로, 양자인공신경망, 뉴로모픽 컴퓨팅, Duplex, FET, Quantum photonic integrated circuit, Quantum neural network, Neuromorphic Computing
KSP Keywords
Basic research, Computing technology, Disruptive innovation, computational performance
Funding Org.
과학기술정보통신부
Research Org.
한국전자통신연구원
DOI
10.22648/ETRI.2026.R.000007 
Project Code
25ZS1200, Proprietary basic research on computing technology for the disruptive innovation of computational performance, Youn Chun Ju
Abstract
□ 과제수행목표 및 내용
■ 최종 목표
(1세세부) 동일 footprint 상에 p-형과 n-형 FET의 삼차원 혼합 구성을 통한 고집적형 듀플렉스 신소자 원천기술 개발 및 IP 확보
(2세세부) 64 큐모드급 포토닉스 양자 인공지능 머신 기술 개발
(3세세부) 기존 폰노이만 컴퓨팅 한계를 극복하기 위해 메모리와 연산 기능이 융합된 뇌신경망을 모사하여 초저전력 초고성능·병렬연산이 가능한 아날로그 뉴로모픽 컴퓨팅 반도체 및 소프트웨어 원천기술 개발

■ 1단계
○ 목표
(1세세부) 듀플렉스 반도체 소자 핵심 요소 공정 및 듀플렉스 적용 n-FET, p-FET 개별소자 제작 공정 개발
(2세세부) CV(continuos variable, 연속변수) 기반 양자 인공지능 프로세서 구현을 위한 핵심 기반기술 연구
(3세세부)
- 뉴로모픽 컴퓨팅 프로세서 아키텍처 설계 및 성능 프로파일링이 가능한 시뮬레이터 개발
○ 내용
(1세세부)
- 초격자 기반의 나노시트 채널 적층 기술 개발
- 소스 드레인 /( 형성을 위한 선택적 에피 성장 SEG) 기술 개발
- 적층 나노시트의 선택적 식각 및 리세스 기술 개발
- GAA 채널 기반 n-FET, p-FET 최적 구조 도출 및 핵심 요소 공정 기술 확보
- GAA / process flow 채널 소재 구조 및 최적화
- 게이트 전극용 / 신물질 탐색 및 공정 진행
(2세세부)
- CV (Squeezed) 조임 양자상태 생성
- CV 양자상태 제어소자 광집적회로 개념 연구 및 설계
- CV (Squeezed) 조임 양자상태 호모다인 측정 기술 개발
(3세세부)
- 비동기 스파이크 프로세서 아키텍처 설계
- 비동기 스파이크 프로세서 시뮬레이터 개발
- ASP 구조 기반 스파이킹 신경망 응용 사전 연구

■ 2단계
○ 목표
(1세세부) 듀플렉스용 GAA n-FET, p-FET 개별소자 제작 및 특성 고도화
(2세세부)
- Squeezed state / 생성 측정 광학 시스템 자체 구축
- EPR (Two-mode squeezed state) 압착상태 구현
- PIC 기반 압착광원소자 개발
(3세세부)
- 스파이킹 뉴럴 프로세서 회로설계 및 FPGA 프로토타입 개발
○ 내용
(1세세부)
- 듀플렉스 반도체용 n-FET p-FET 및 개별 트랜지스터 제작
- 듀플렉스용 개별 n-FET, p-FET의 전기적 특성 고도화 (Vth, SS, Ion, Ioff)
- 적층형 n-FET on p-FET (or vice versa) 소자 간 전기 절연 공정 개발
(2세세부)
- Squeezed 상태 생성 및 측정을 위한 광학 시스템 구축
- Squeezed 상태 생성 PIC / / 광소자 칩 모듈 제어보드 설계 및 제작
- Two-mode squeezed 상태 생성 및 측정
(3세세부)
- 스파이킹 뉴럴 프로세서 코어 회로설계 및 FPGA 프로토타입 개발
- 스파이킹 뉴럴 프로세서 활용을 위한 학습 알고리즘 개발

(출처 : 요약문 2p)